MOS Process_1

3.MOS電晶體

橫向擴散

源極與汲極摻雜時，部分摻雜原子會橫向擴散到閘極下方，如圖五、圖六。若要使擴散範圍縮小，會在源/汲極重摻雜前在閘極附近沉積一層間隔物。除了橫向擴散之外，氧化物侵蝕也會對MOS元件造成缺陷，如圖五，由於DIFF光罩層不能精準的描繪出 的圖形，多少會侵入DIFF區域，這種現象稱作氧化物侵蝕，為了補償被侵蝕的區域，在DIFF光罩層前可以對佈局圖先行放大。

長MOS電晶體

如圖七，DIFF層在Poly層下迂迴轉折，並在DIFF層兩端與Metal1連接，形成源極跟汲極。MOS電晶體的寬度就是Poly下DIFF層的寬度，而長度則是以Poly下源極與汲極之間DIFF層的長度來計算。

寬MOS電晶體

如圖八，MOS電晶體的長度仍由Poly來決定，但MOS電晶體的寬度則是DIFF層上的Poly寬度乘以分支的個數，最後再將所有的閘極(Gate)、汲極(Drain)、源極(Source)個別連接再一起，就可以完成寬MOS電晶體。

Well_3

4.N-well製作過程

甲、製作N-well

首先，拿取一片乾淨的裸矽晶片，接著將裸矽晶片暴露在空氣中產生化學反應：

，

生出一層氧化層，如圖六(a)。半導體需要非常精確的控制氧化層的厚度和純度，而生成的方法除了置於空氣中與氧氣作用之外，也可以與水反應生成氧化層。矽與水反應生成的氧化層稱為濕氧化層，與氧氣生成的氧化層稱為乾氧化層。

接下來在氧化層上加上一層光阻，如圖六(b)，為了增加光祖與氧化層的附著力，通常會把光阻加熱烘乾。再來放上適當的光罩，如圖六(c)，並進行曝光，如圖六(d)，受到紫外線照到區域的光阻會變得較脆弱，使用顯影液可以將較脆弱的光阻去除，如圖六(e)，最後進行蝕刻，如圖六(f)，把多餘的光阻全部去除。

乙、N-well設計規則

CMOS製程中，所有層的圖形都有最小間距與最小尺寸的規定，如圖七所示，然而，每個製程所制定的規定都不同，且隨著佈局越來越複雜，想要檢查全部的圖層是否都符合規定也越來越困難，因此我們使用了設計規則檢查程序﹝DRC程序﹞來幫助檢查佈局是否都符合規定。

5.Well使用

甲、Well製程應用

除了最常用的P基底植入N-well製程外，如圖a所示。還有其他種類的製程；例如：P-well製程，如圖b所示；雙well製程，如圖c所示；P基底三well製程，如圖d所示。

乙、各製程特點

要植入N-well或是P-well，基底必須是反摻雜的，意思就是P基底必須摻入N型材料，直到濃度由P型轉成N型；N基底必須摻入P型材料，直到濃度由N型轉成P型。而基底中受體原子離化後會增加散射機率，降低遷移率，這種因反摻雜帶來的效應稱作過摻雜效應。

為了減少過摻雜效應，可以採用雙well製程，如圖c所示。當用較輕摻雜基底時，反摻雜的量會比較小，過摻雜效應相對會比較小，但低摻雜是很難控制的，所以一般不採用本質矽基底。

為了允許MOSFET連接至不同電位，三well摻雜製程可以滿足此需求，如圖d所示，增加的N-well將P-well與P基底隔開。