Capacitor_1

Poly-Poly(PIP)電容佈局

圖一、二展示了poly1與poly2組合成的PIP電容佈局，以及剖面圖。如圖所示，poly1的面積比poly2的面積還要大得多，是因為底板電容值可為所需電容值得20%，甚至更多都可以。兩個poly之間的間距大約與MOS電晶體裡的閘極氧化層厚度(Tox)一樣，其厚度如表一所示。

溫度係數

電容值會隨著溫度變化而變化。一階溫度係數為：

PIP電容的TCC典型值約為20ppm/C。

電容與溫度的函數關係：

寄生電容

在佈局時，所以的結構我們都必須考慮到寄生元件，如圖三所示，這是PIP電容所產生的寄生電容，其中最需注意的寄生電容是poly1到P基底的電容，這個電容的面積是最大的，也稱為底板寄生電容。

comb(梳狀) layout and common centroid(共心) layout and Dummy cell

梳狀佈局與共心佈局

梳狀佈局(ABABABAB)

如圖四所示，梳狀佈局可以改善兩不同電阻間的匹配特性，使得N-well、N摻雜、P摻雜等在電阻中分配得更均勻，寄生狀況也是相同的。

共心佈局(ABBAABBA)

如圖五所示，共心佈局也能改善兩不同電阻間的匹配特性，但其寄生狀況卻會不平均，最重要的是，共心佈局還能改善MOSFET跟電阻中的匹配特性。

虛元件(Dummy Elements)

使用虛元件是改善兩個以上的元件匹配特性的另一項方法。如圖六所示，外側元件與內側元件的擴散程度不同，這是因為不同位置的雜質濃度不同所導致，為了減少擴散程度的不一性，可以在佈局中添加Dummy使電阻兩側擁有相同的結構，如圖七所示，以補足擴散不一的問題，而通常會把Dummy接地或接電源。

Gurad_Ring_1

保護環(Guard Ring)

如圖三所示，Guard Ring的作用是為了保護類比電路不受基底雜訊的影響，基底雜訊是由臨近電路所注入的電流所引起。在兩個電路之間注入P+(基底接觸)可以減少基底雜訊對類比電路的影響，基底接觸可以除去注入載子，並且能使基底電位固定成電源電位或地電位。

Resistor_1

溫度係數

電阻值會隨著溫度變化而變化，如圖一所示。通常，電阻值會隨著溫度的上升而增加，如圖所示，R(T0) 指的是室溫下T0的電阻值。電阻特性：

TCR1指的是線性溫度係數。

一般來說，電阻的阻值會隨著溫度的上升而增加，這種現象我們稱作正溫度係數。當溫度上升，載子的遷移率會下降，導致載子的濃度升高，若載子遷移率下降的速度高於載子濃度增加的速度的話，就會產生正溫度係數，但是如果載子濃度增加的速度更快的話，就會產生負溫度係數。

單位電阻佈局

使用單位電阻的佈局方式，如圖二所示，可以消除拐角所帶來的誤差與摺疊形狀所產生的週長不一。